Please use this identifier to cite or link to this item: http://hdl.handle.net/10889/682
Title: Ανάπτυξη CAD εργαλείου για τη VLSI σχεδίαση συστολικών διατάξεων επεξεργαστών για αλγόριθμους επεξεργασίας σήματος
Authors: Μακρυδάκης, Ιωάννης
Issue Date: 2008-02-05T11:14:39Z
Keywords: Συστολικές διατάξεις
Keywords (translated): Systolic arrays
Abstract: Στο πλαίσιο αυτής της εργασίας μελετήθηκαν οι διατάξεις επεξεργαστών και πιο συγκεκριμένα οι συστολικές διατάξεις επεξεργαστών. Επίσης αναπτύχθηκε CAD εργαλείο για την αυτόματη VLSI σχεδίαση συστολικών διατάξεων επεξεργαστών για αλγόριθμους επεξεργασίας σήματος.
Abstract (translated): In this book were studied the processor arrays and more concretely the systolic processor arrays. Also was developed CAD tool for the automatic VLSI designing of systolic processor arrays on signal processing algorithms.
Appears in Collections:Τμήμα Ηλεκτρολ. Μηχαν. και Τεχνολ. Υπολογ. (ΔΕ)

Files in This Item:
File Description SizeFormat 
Nimertis_Makridakis(I).pdf2.48 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.