Please use this identifier to cite or link to this item: http://hdl.handle.net/10889/10597
Title: Αρχιτεκτονικές υλικού για επαναληπτικούς δέκτες ΜΙΜΟ
Authors: Λάγγας, Ηλίας
Keywords: Επαναληπτικοί δέκτες
Ισοταθμιστές
Keywords (translated): ΜΙΜΟ
Soft-interference cancellation
Abstract: Τα τηλεπικοινωνιακά συστήματα τελευταίας γενιάς πετυχαίνουν υψηλή ροή δεδομένων και έξυπνη χρήση του διαθέσιμου εύρους συχνοτήτων, χρησιμοποιώντας πολλαπλές κεραίες, πολυπλεξία συχνοτήτων καθώς και σύνθετους δέκτες που είναι υπεύθυνοι για την επιτυχή ανάκτηση των πληροφοριών. Η ανάγκη όμως για επίτευξη των παραπάνω προσκρούει στις αυξανόμενες απαιτήσεις σε υλικό. Βασικό μέλημα των σχεδιαστών τηλεπικοινωνιακών συστημάτων είναι να σχεδιάζουν δέκτες οι οποίοι να βρίσκουν τη χρυσή τομή ανάμεσα σε αποδόσεις και αποτελεσματικότητα. Κοινός τόπος όλων των συστημάτων τέταρτης γενιάς είναι η χρήση πολλαπλών κεραιών τόσο στον πομπό όσο και στο δέκτη. Ο ρυθμός δεδομένων όλο και πλησιάζει την χωρητικότητα του καναλιού και για να επιτευχθεί αυτό έχουν προταθεί πολλοί αλγόριθμοι που βασίζονται στη χωρική πολυπλεξία. Η χωρική πολυπλεξία επιτρέπει την παράλληλη μετάδοση των δεδομένων από κάθε κεραία. Η τοπολογία αυτή απαιτεί υψηλότερο λόγο ισχύος σήματος προς ισχύ θορύβου αλλά και πολυπλοκότερο δέκτη, ώστε να πετύχει αποτελέσματα συγκρίσιμα με τη χωρητικότητα του καναλιού. Στην παρούσα διπλωματική μελετήθηκε ένας επαναληπτικός δέκτης που πετυχαίνει απόδοση παρόμοια με τη χωρητικότητα του μέσου μετάδοσης σε ένα περιβάλλον πολλών κεραιών σε είσοδο και έξοδο (MIMO), στο οποίο έχει χρησιμοποιηθεί ορθογώνια πολυπλεξία διαίρεσης συχνότητας (OFDM). Για την αποσυσχέτιση των δεδομένων που στέλνονται από κάθε κεραία και την απομάκρυνση τις επιρροής της κάθε κεραίας στις γύρω της, εφαρμόζουμε Soft-Interference Cancellation (SIC) ενώ σαν ισοσταθμιστής χρησιμοποιείται το κριτήριο του ελάχιστου μέσου τετραγωνικού σφάλματος (MMSE). Τα δεδομένα στη συνέχεια αποκωδικοποιούνται από LDPC κώδικες διόρθωσης λαθών των οποίων οι έξοδοι τροφοδοτούν ξανά τον δέκτη για εξάλειψη των παρεμβολών λόγω πολλαπλών διαδρομών. Ταυτόχρονα ο παραπάνω αποδιαμορφωτής σχεδιάστηκε σε υλικό και συγκεκριμένα σε συστοιχίες προγραμματιζόμενων πυλών (FPGA) με κύριο γνώμονα τη περιορισμένη επιφάνεια ώστε να υπάρχει η δυνατότητα ελέγχου σε ένα εύρος πλατφορμών και κάνοντας τους απαραίτητους συμβιβασμούς ανάμεσα σε μαθηματική ακρίβεια και χρησιμοποιούμενες πηγές. Ο αποδιαμορφωτής αυτός μπορεί να χρησιμοποιηθεί για τη μελέτη ενός οποιουδήποτε τηλεπικοινωνιακού συστήματος σε συνεργασία με άλλες υλοποιημένες οντότητες.
Abstract (translated): Last generation telecommunication systems achieve high data rate and smart usage of the available bandwidth by exploiting multiple antennas, multiplexing techniques as well as complex receivers that are responsible for the successful retrieve of the information bits. The completion of the above though, faces serious hardware expectations. The basic concern for the telecommunication systems’ designers are implementing architectures that find the fine balance between performance and efficient use of the provided resources. A common attribute that all last generation systems share is the multiple-input multiple-output (MIMO) usage. As far as high data rate requirements are concerned, we need algorithms that take advantage of spatial-multiplexing which permits different parallel data streams to be transmitted from each antenna. This is necessary to achieve near-capacity results. Spatial-multiplexing requires systems with higher signal-to-noise ratio and a complex receiver. In the current diploma thesis we simulated an iterative receiver which manages to approach the transmission medium’s capacity in a MIMO environment. Orthogonal frequency division multiplexing (OFDM) is also used to diminish inter-symbol interference. Responsible for the decorrelation of the data transmitted and the dealing with interference created by each antenna to its adjacent ones, we use Soft-Interference Cancellation (SIC) while as an equalizer scheme the minimum mean square error (MMSE) criterion is considered. Data are then decoded with the use of LDPC error-correction codes and the resulting expectations are then fed back into the receiver for further antenna interference elimination. In the same time, the above parallel detector was implemented into hardware design with the aid of Field-Programmable-Gate-Array (FPGA). The main focus was onto area minimization which allows for a series of platforms to be considered when it comes to testing. The necessary compromises were also made between mathematical accuracy and resources used. This detector can be used as a testing component for the study of many different telecommunication systems in cooperation with other implemented entities.
Appears in Collections:Τμήμα Ηλεκτρολ. Μηχαν. και Τεχνολ. Υπολογ. (ΔΕ)

Files in This Item:
File Description SizeFormat 
Διπλωματική Εργασία Λάγγας Ηλίας 6563.pdf3.58 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.