Please use this identifier to cite or link to this item: http://hdl.handle.net/10889/12616
Title: Data representation and adder architectures in the presence of variations
Other Titles: Αναπαράσταση δεδομένων και αρχιτεκτονικές αθροιστών παρουσία διακυμάνσεων
Authors: Παπαχατζόπουλος, Κλεάνθης
Keywords: Arithmetic circuits
VLSI
Variation-tolerant design
Adder architectures
Keywords (translated): Αριθμητικά κυκλώματα
Διακυμάνσεις παραμέτρων
Αθροιστές
Abstract: It is well known that reduced logic depth allows for operation at low voltages, therefore reducing power dissipation. However, such circuits are particularly susceptible to variations, which may compromise expected benefits. This Master Thesis is focused on the evaluation of the performance and power character- istics of certain adder structures under inter- and intra-die process variations in deep-submicron technology nodes. Specifically, it presents a solution for low-power addition under variability, which successfully handles the challenge of increased threshold voltage variation. We quanti- tatively compare the impact of variation on the performance of Ripple-Carry Adder (RCA) and Borrow-Save Adder (BSA), and quantify the average power reduction achieved by BSA attained at low voltage values, at the cost of increased delay variation. In addition, we propose a tech- nique that enhances BSA tolerance to variations. Using Statistical SPICE Timing Evaluation at 45-nm, 32-nm, and 16-nm nodes, we estimate the maximum critical path delay variation and average power dissipation of BSA at different supply voltages. Our analysis reveals that BSA achieves three times smaller standard deviation of maximum delay than RCA at the same supply voltage for a 45-nm technology node. In addition, we show that it is possible to substantially reduce the supply voltage, decreasing by almost 60% the overall power dissipation of BSA in comparison to a counterpart operating at nominal voltage, while keeping maximum delay less than that of RCA. Furthermore, simple design optimizations in the design of BSA are intro- duced that trade latency for variability, significantly reducing normalized standard deviation of the maximum delay. BSIM 4 MOSFET libraries have been employed for a precise evaluation of performance-power characteristics in todays technology nodes. Furthermore, this Master Thesis introduces two statistical delay-variability models for RCA and BSA. The models consider both intra- and inter-die delay variations. The first proposed model, named as Type-I model, is derived in the form of expressions for the computation of the exact Probability Density Functions (PDFs) of maximum output delays of the two adder archi- tectures. Furthermore, closed formulas for the correlation coefficients between output delays of the aforementioned adder architectures are presented. The introduced derived correlation coef- ficients are subsequently combined with Clark’s method to derive the second proposed model, Type-II model, which comprises approximations of the maximum delay PDFs of RCA and BSA. The proposed Clark-based Type-II model uses Gaussian distributions to approximate maximum delay distributions, taking into account the correlation between logic paths. Simulation results and the derived exact Type-I PDFs are found to perfectly agree, while the proposed Clark-based Type-II models present an error for standard deviation of maximum delay that increases as BSA word length increases. Both the introduced models and the simulations prove that BSAs achieve narrower delay distributions than RCAs, i.e., they significantly reduce delay variance. Conse- quently, BSAs are proven to be suitable for variation-tolerant applications by providing a timing safety margin, when compared to RCA architectures. The underlying analysis indicates that, for the case of BSA and (inter- and) intra-die delay variations, the Type-II models introduce no-negligible errors, which are as much as 16% of the standard deviation of maximum delay for a 256-bit BSA, as the Type-II Gaussian PDF approximations deviate significantly from the exact Type-I PDFs. However, for all RCA and BSA inter-die only variation cases, both Types present satisfactory accuracy due to Gaussian shape of exact PDFs.
Abstract (translated): Είναι γενικότερα γνωστό ότι ολοκληρωμένα κυκλώματα με μικρά κρίσιμα μο- νοπάτια καθυστέρησης μπορούν να λειτουργήσουν σε χαμηλή τάση τροφοδοσίας, περιορίζοντας την κατανάλωση ενέργειας. Ωστόσο, τέτοια κυκλώματα είναι ιδιαι- τέρως ευάλωτα σε διακυμάνσεις παραμέτρων, οι οποίες μπορούν να περιορίσουν τα αναμενόμενα πλεονεκτήματα. Η συγκεκριμένη Μεταπτυχιακή Διπλωματική Εργασία εστιάζει στην εκτίμηση των χαρακτηριστικών καθυστέρησης και κατανάλωσης ενέργειας συγκεκριμένων κυκλωματικών δομών πρόσθεσης. Η μελέτη αφορά την μελέτη δομών πρόσθεσης που υπόκεινται σε intra- και inter-die διακυμάνσεις παραμέτρων σε σύγχρονες τε- χνολογίες ολοκλήρωσης. Ειδικότερα, διερευνώνται κυκλώματα πρόσθεσης χαμηλής κατανάλωσης ενέργειας, τα οποία παρουσιάζουν διακυμάνσεις τάσεως κατωφλίου. Γίνεται ποσοτική εκτίμηση των επιπτώσεων της διακύμανσης στα χαρακτηριστικά καθυστέρησης ενός Αθροιστή Κυμάτωσης Κρατουμένου (Ripple-Carry Adder, RCA) και ενός Αθροιστή για πρόσθεση αριθμών σε borrow-save κωδικοποίηση (Borrow- Save Adder, BSA). Επίσης, εκτιμάται η μείωση της μέσης κατανάλωσης ενέργειας ενός BSA σε λειτουργία χαμηλής κατανάλωσης, με κόστος την αυξημένη χρονική δια- κύμανση. Επίσης, προτείνονται δύο κυκλωματικές υλοποιήσεις του BSA οι οποίες ενισχύουν την ανοχή σε χρονικές διακυμάνσεις. Χρησιμοποιώντας Στατιστική Χρο- νική Ανάλυση με την χρήση SPICE στους τεχνολογικούς κόμβους των 45 nm, 32 nm και 16 nm, εκτιμάται η διακύμανση της μέγιστης καθυστέρησης των κρίσιμων μονο- πατιών και η μέση κατανάλωση ενέργειας του BSΑ σε ένα εύρος τάσεων τροφοδο- σίας. Η συγκεκριμένη ανάλυση δείχνει ότι ο BSA επιτυγχάνει τρεις φορές μικρότερη τυπική απόκλιση μέγιστης καθυστέρησης σε σύγκριση με τον RCA στην ίδια τάση τροφοδοσίας και τεχνολογία κατασκευής 45 nm. Επίσης, είναι δυνατόν να μειωθεί σημαντικά η τάση τροφοδοσίας, μειώνοντας έως σχεδόν 60% την κατανάλωση του BSA σε σύγκριση με την ονομαστική τάση τροφοδοσίας του, ενώ η μέγιστη καθυστέ- ρηση του BSA δεν ξεπερνά αυτή του RCA κάτω από διακυμάνσεις τάσης κατωφλίου. Επιπλέον, προτείνονται απλές κυκλωματικές αλλαγές στην σχεδίαση του BSA που μειώνουν την κανονικοποιημένη διακύμανση αυξάνοντας όμως την καθυστέρηση, με στόχο την μείωση της κανονικοποιημένης τυπικής απόκλισης μέγιστης καθυστέρη- σης. Η εκτίμηση των χαρακτηριστικών καθυστέρησης και κατανάλωσης βασίστηκε σε BSIM 4 MOSFET βιβλιοθήκες. Επιπλέον, προτείνονται δύο στατιστικά μοντέλα για τους RCA και BSA. Τα μο- ντέλα λαμβάνουν υπόψη τους inter- και intra-die διακυμάνσεις καθυστέρησης. Το πρώτο προτεινόμενο μοντέλο (Type-I) περιγράφεται υπό την μορφή σχέσεων για τον υπολογισμό της Συνάρτησης Πυκνότητας Πιθανότητας (ΣΠΠ) της μέγιστης κα- θυστέρησης για τους δύο αθροιστές. Περιγράφονται, παράλληλα, με την μορφή κλει- στών σχέσεων οι συντελεστές συσχέτισης ανάμεσα στις εξόδους των δύο αθροιστών. Το δεύτερο προτεινόμενο μοντέλο (Type-II) προκύπτει με την χρήση των συντελε- στών συσχέτισης και των σχέσεων του Clark, και αποτελεί προσέγγιση της ΣΠΠ της μέγιστης καθυστέρησης των δύο αθροιστών. Το προτεινόμενο Type-II μοντέλο χρη- σιμοποιεί Γκαουσιανές κατανομές για την προσέγγιση της μέγιστης καθυστέρησης, λαμβάνοντας υπόψη την συσχέτιση μεταξύ την λογικών μονοπατιών. Η ΣΠΠ που προκύπτει από τις εξομοιώσεις και αυτή του Type-I μοντέλου ταυτίζονται απόλυτα, ενώ εκείνη του Type-II μοντέλου παρουσιάζει ένα σφάλμα για την διακύμανση μέ- γιστης καθυστέρησης που αυξάνεται καθώς αυξάνεται το μήκος λέξης του BSA. Και τα δύο προτεινόμενα μοντέλα, καθώς και οι αντίστοιχες εξομοιώσεις, αποδεικνύουν ότι ο BSA πετυχαίνει πιο στενές κατανομές μέγιστης καθυστέρησης, με μικρότερη τυπική απόκλιση, σε σχέση με τον RCA. Επομένως, προτείνεται η χρήση των BSAs για εφαρμογές που απαιτείται ανοχή σε διακυμάνσεις καθυστέρησης έναντι των RCAs. Η συγκεκριμένη ανάλυση δείχνει, επίσης, πως τα Type-II μοντέλα για την περίπτωση του BSA και (inter- και) intra-die διακυμάνσεις καθυστέρησης εισάγουν λάθη προσέγγισης, που μπορεί να είναι έως και 16% σε έναν 256-bit BSA, καθώς οι Γκαουσιανές προσεγγίσεις του Type-II μοντέλου αποκλίνουν σημαντικά από τις ακριβής ΣΠΠ που προκύπτουν από το Type-I μοντέλο. Ωστόσο, για όλες τις πε- ριπτώσεις του RCA και την inter-die BSA περίπτωση και οι δύο τύποι μοντέλων παρουσιάζουν ικανοποιητική ακρίβεια λόγω της Γκαουσιανής μορφής της ΣΠΠ μέ- γιστης καθυστέρησης.
Appears in Collections:Τμήμα Μηχανικών Η/Υ και Πληροφορικής (ΜΔΕ)

Files in This Item:
File Description SizeFormat 
MSC_THESIS.pdf1.47 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.